Metallization공정 - Metallizationgongjeong

MANUAL

제 37화, 반도체 8대 공정 - 6.금속(Metallization) 공정

안녕하세요. "빛"입니다.

잠시 자소서, 인적성 때문에

바쁘기도 하였고,

금속 공정 자료는

웹상에서 보이지도 않고,

몸은 아프고,

노트북도 먹통이 되고

.

.

.

.

등등

구차한 변명 때문에

이번 포스팅까지

오는 기간이 좀 길었네요

ㅎㅎㅎㅎ...ㅠㅠ

그럼

이어서

오늘은

6번째

반도체 8대 공정

금속 공정

(Metallization)

에 대해 알아보겠습니다.

우선

금속 공정이란?

Metallization, Interconnect, Back End of Line(BEOL)

이라 불리며,

Device 간의 접합으로 전류가 흐르는

Interconnect(Contact, Via)

와

그 사이를 절연시켜주는

dielectrics

로 구성됩니다.

그렇다면 모든 종류의 금속들이

반도체의 금속 공정에

사용될까요??

그것은 NO NO!!

반도체에 들어가는 금속 재료는

아래와 같은 필요 조건을 갖추어야 합니다.

반도체에 사용되는 금속의 필요 조건

1) 반도체 기판(웨이퍼)과의 부착성

: 부착이 쉽고 부착 강도가 뛰어나

반도체 기판인 실리콘(Si) 웨이퍼 위에

얇은 박막으로 증착할 수 있어야 합니다.

2) 전기저항이 낮은 물질

: 금속선은 회로패턴을 따라

전류를 전달하는 역할을 하므로

전기저항이 낮은 물질이어야 합니다.

3) 열적·화학적 안정성

: 금속 배선 공정 이후의 공정에서

금속선의 특성이 변하지 않는 것이 중요합니다.

  따라서, 후속 공정에 대해 열적, 화학적 안정성이 뛰어 나는지

또한 살펴보아야 합니다.

4) 패턴 형성의 용이성

: 반도체 회로 패턴에 따라

금속선을 형성시키는 작업이 쉬운지를 확인해야 합니다.

아무리 좋은 금속이더라도 

  식각 등의 공정 특성에 맞지 않는다면

반도체 배선 재료로 쓰이기 어렵습니다.

5) 높은 신뢰성

: 집적회로 기술의 발전으로 나날이 작아지고 미세해짐에 따라

금속 배선 역시 작은 단면에서 끊어지지 않고

오래갈 수 있는지도 중요한 조건입니다.

6) 제조 가격

: 위와 같은 조건을 모두 만족하더라도

고가의 재료라면 대량생산을 하는데 어려움이 따르기 때문에

반도체의 재료로 부적합합니다.

가장 일반적인 금속 배선으로는

Al이 쓰이며,

이 외에도 Cu, TiN 등이 쓰입니다.

이번 챕터에서는

Al과 Cu를 장단점을 비교해보고

공정도 어떻게 다른지

비교해보겠습니다.

먼저

Al과 Cu의 공정 방법을 비교해보겠습니다.

둘의 절차는 위의 사진과 같습니다.

그런데 보시면서 모르시는 용어나

왜 둘을 다르게 공정하는지

궁금하실텐데요.

지금부터 하나씩 다루며 그 이유를

파악해보겠습니다.

그 이유에는

서로 장담점이 있기 때문이겠죠?

Al와 Cu의 장단점 비교

어? 그런데

몇가지 어려운 용어가 보이죠?

Junction Spiking은 뭐고...

Electromigration은 뭐고...

Hillock은 뭘까요??

이들은

Al 금속 공정 과정에서 발생하는 현상들인데요.

하나씩 다루어볼께요

1. Junction Spiking

발생 원인:

Al에 Si이 약간 녹을 수 있기 때문에 발생

(Si이 Al에 녹아 안정화가 되려 함)

해결책:

Al 내에 미리 Si을 약 1~2 wt% 첨가

2. Electromigration

발생 원인:

전기적 이동

(Electric Field, 전자간의 충돌)

Grain boundary를 따라 전자가 이동

(그림 속 파란 영역: Grain)

해결책:

Al 내에 미리 Cu를 약 1~2 wt% 첨가

(Al의 texture를 변화, 확산 활성화 E를 증가)

→확산을 쉽게 하지 못하게 한다.

3.Hillock formation

발생 원인:

Al이 soft한 물질이기 때문에

 층간 열팽창 계수 차이로 인한

응력 발생

+

Al 박막에 인장 혹은 압축 응력이 인가되면

쉽게 발생

그리고 반면에

Cu의 단점에서는

Damascene 공법이라는 표현이 낯설으셨을 겁니다.

Damascene 공법은

홈을 파서 물질을 채우고 표면을 갈아내는

상감기법입니다.

아래의 사진에서 (e)과정이 핵심인 공법이죠.

(CMP가 무엇인지는 후반부에 설명해드릴게요+_+)

여기서 Barrier는

Al, Cu 모두 필요하며,

주로 Ti/TiN을 사용합니다.

또한,

Step Coverage 향상을 위해

CVD로 증착합니다.

Barrier의 역할은

1. 금속과 실리콘 간의 확산을 방지

(Cu의 단점 중 하나가 확산)

2.Void가 생겨도 연결이 끊기지 않게

전자의 두번째 경로 역할

(But, 저항이 증가)

지금까지

Al과 Cu를 비교하면서

여러가지를 설명해드리다보니

설명이 뒤죽박죽인데요.

Al과 Cu를 비교하면서

나온 용어를 정리한것이니

헷갈리지 마세요!

(차근차근 읽어보시면 깨달음이 오실겁니다 ㅎㅎ)

챕터3에서는

금속 박막 형성 방법에 대해

설명해드릴려고 합니다.

그러면

금속 박막 형성 방법들의

장단점도 비교해보도록 하겠습니다.

그런데

여기서 잠깐!!!!

PVD, CVD, ALD

이렇게 비교한 거 좋습니다.

그런데 여러분

Sputtering과 Evaporation의 차이 아시나요?

는 스캔본 한장으로

끝내버리는 설명...ㅎ

그리고 한가지 더!

PVD와 CVD로 Hole을 채울때

Void와 Seam 같은 결함이 생기는데

어떻게 해결하나요?

PVD로 증착시키다보면 Void가 발생하고

CVD로 증착시키다보면 Seam이 발생합니다.

이럴 경우 전기도금(Electroplating)을 이용하면 됩니다.

는 이번에도

그림 한장으로

끝내버리는 설명ㅎ

그럼 다음 챕터로!!!

우리는

앞서

Damascene 공법에서

CMP라는 용어를 접했습니다.

이 CMP(Chemical Mechanical Polishing)는

Planariztion의 방법 중 하나인데요.

이번 챕터에서는

Damascene 공법의 필수적인 과정인

Planarization

에 대해 알아보겠습니다.

Planarization의 방법은

Thermal Flow

Etch back

Spin on Glass(SOG)

HDPCVD

CMP

등이 있습니다.

여기서 SOG, HDPCVD는

반도체 8대 공정 시리즈

"박막 증착 공정"에서 다룬적이 있습니다.

SOG, HDPCVD는

위 링크에서 참고하시고,

이번 포스팅에서는

Thermal Flow, Etchback, CMP를

다뤄보겠습니다.

1. Thermal Flow

: Glass를 녹여 흐르게 하여 평탄화 하는 방법입니다.

순수 SiO2의 녹는점은 매우 높으므로(약 1300ºC)

SiO2로 PSG, BSG, BPSG 등을 사용합니다.

PSG: Phosphorus-doped Silica Glass

BSG: Boron-doped Silica Glass

2. Etchback

위의 사진을 보시면 알 수 있듯이

계속 쌓다보면

평탄화가 됩니다.

평탄화를 만들면서 두꺼워진 층을

균일하게 다시 Etch 하는 것이

Etchback입니다.

3. CMP

(Chemical Mechanical Polishing)

회전하는 Plate 위에

Slurry 용액을 뿌린 후

Wafer를 눌러주며 회전시키면

평탄화가 되는 기법입니다.

이는

Slurry의 화학적 반응과

회전성을 이용한 물리적 제거

의 시너지 효과로

웨이퍼를 평탄화합니다.

많이 쓰이는 기법 중 하나죠.

.

.

.

.

.

.

.

.

네 지금까지 금속 공정에 대해

알아보았습니다.

웹상에서 자료가 많이 없어서

스캔하거나

직접 그리거나 해보았는데

아무래도 손이 부족하다보니

모든 내용을 그림으로 표현하지 못했네요.

그래서 궁금하신 내용이 있으시다면

검색을 해보셔서 알아보시길 추천해드립니다.

그럼

오늘은 여기까지

자료출처:

www.samsungsemiconstory.com